Επιτάχυνση προσομοίωσης με χρήση της τεχνικής FPGA-in-the-Loop

Abstract

Η προσομοίωση είναι αναπόσπαστο μέρος της ανάπτυξης συστημάτων. Χρησιμοποιείται για την δοκιμή των σχεδιάσεων κάτω από διάφορα σενάρια και για την βελτίωση των χαρακτηριστικών τους. Επίσης χρησιμοποιείται σε σχεδιάσεις που είναι εξαιρετικά πολύπλοκες για να υπολογισθεί η απόδοσή τους με αναλυτικές μεθόδους. Σε απλές σχεδιάσεις η προσομοίωση ολοκληρώνεται σε λίγους κύκλους και ο απαιτούμενος χρόνος είναι σχετικά σύντομος. Δεν απαιτούν όμως όλες οι προσομοιώσεις ένα μικρό αριθμό κύκλων για να ολοκληρωθούν. Σε πολλές περιπτώσεις το κριτήριο τερματισμού βασίζεται στην επεξεργασία ενός μεγάλου πλήθους δεδομένων. Μία τέτοια περίπτωση είναι ο υπολογισμός του BER (Bit Error Rate - ρυθμός σφαλμάτων στα bit) σε ένα σύστημα επικοινωνίας. Για να σχεδιασθεί ένα μόνο σημείο σε ένα διάγραμμα BER χρειάζεται η επεξεργασία ενός πολύ μεγάλου αριθμού δειγμάτων. Για να σχεδιασθεί διάγραμμα με τιμές BER μέχρι 10-9 χρειάζεται η επεξεργασία 109 δειγμάτων από τα οποία μόνο ένα θα είναι εσφαλμένο. Προκειμένου να ολοκληρωθεί ένα πλήρες διάγραμμα με καμπύλες που αποτελούνται από πολλά σημεία, η διαδικασία θα χρειαστεί πολλές ώρες. Η προσομοίωση με χρήση της τεχνικής FPGA-in-the-Loop μπορεί να επιταχύνει σημαντικά αυτήν την διαδικασία. Καθώς η παραλληλία είναι στην φύση των συσκευών FPGA, υλοποιώντας ορισμένα τμήματα του μοντέλου σε hardware, ο χρόνος προσομοίωσης μπορεί να μειωθεί σημαντικά. Με την προσομοίωση με χρήση της τεχνικής FPGA-in-the-Loop η προσομοίωση σε πολύπλοκες σχεδιάσεις μπορεί να ολοκληρωθεί σε πολύ λιγότερο χρόνο. Πολλοί παράγοντες καθορίζουν τον βαθμό επιτάχυνσης κατά την προσομοίωση με χρήση της τεχνικής FPGA-in-the-Loop. Σ' αυτή την εργασία δοκιμάζονται απλές αλλά και πολύπλοκες σχεδιάσεις προκειμένου να γίνει μια εκτίμηση για το όφελος που μπορεί να αποδώσει η τεχνική αυτή. Επίσης γίνεται παρουσίαση των εργαλείων που χρησιμοποιήθηκαν και των μοντέλων που δοκιμάστηκαν.