dc.contributor.advisor | Γκιζόπουλος, Δημήτριος | |
dc.contributor.author | Δήμητσας, Βασίλειος Π. | |
dc.date.accessioned | 2012-10-05T07:55:43Z | |
dc.date.available | 2012-10-05T07:55:43Z | |
dc.date.issued | 2012-10-05T07:55:43Z | |
dc.identifier.uri | https://dione.lib.unipi.gr/xmlui/handle/unipi/5028 | |
dc.description.abstract | Σε αυτή τη μεταπτυχιακή διατριβή γίνεται μελέτη των αρχιτεκτονικών των υπερβαθμωτών επεξεργαστών. Οι υπερβαθμωτοί επεξεργαστές έχουν τη δυνατότητα να επιλύουν τις διακλαδώσεις και να καθορίζουν τη ροή των εντολών με δυναμικό τρόπο. Επίσης, ορισμένες κατηγορίες αυτών εκτελούν τις εντολές ενός προγράμματος εκτός σειράς. Ως αντικείμενο έρευνας χρησιμοποιήθηκε ο επεξεργαστής IVM-1.0, ο οποίος σχεδιάστηκε στο Πανεπιστήμιο του Illinois, στην περιοχή Urbana-Champaign. Ο IVM είναι ο μοναδικός υπερβαθμωτός επεξεργαστής ο οποίος διατίθεται ελεύθερα στην επιστημονική κοινότητα. Υλοποιεί διοχέτευση 12 σταδίων και διαθέτει όλα εκείνα τα χαρακτηριστικά (μονάδα πρόβλεψης διακλαδώσεων, μονάδα πρόβλεψης εξαρτήσεων μνήμης, τεχνικές μετονομασίας, εκ των προτέρων προσκόμιση εντολών και άλλα) που τον κατατάσσουν στην κατηγορία των υπερβαθμωτών αρχιτεκτονικών. Εκτός από την αναλυτική μελέτη της αρχιτεκτονικής του IVM, έγινε και η πειραματική αξιολόγησή του εκτελώντας διάφορα προγράμματα, υλοποιημένα στη γλώσσα προγραμματισμού C και σε συμβολική γλώσσα. Με την εκτέλεση των προγραμμάτων παρουσιάζονται στον αναγνώστη οι διάφορες πτυχές της λειτουργίας ενός υπερβαθμωτού επεξεργαστή. Η μεταπτυχιακή εργασία έχει την ακόλουθη δομή: Αρχικά γίνεται μία εισαγωγική περιγραφή της μελέτης. Στο 1ο κεφάλαιο λαμβάνει χώρα μία αναλυτική περιγραφή της οργάνωσης των υπερβαθμωτών επεξεργαστών, επεξηγούνται οι λόγοι εφεύρεσής τους, αναφέρονται τα πλεονεκτήματά τους έναντι των βαθμωτών και τα γενικά χαρακτηριστικά τους. Στο 2ο κεφάλαιο παρουσιάζεται ο μηχανισμός πρόβλεψης εξαρτήσεων μνήμης με τη χρήση των συνόλων αποθήκευσης (store sets), που έχει σαν στόχο την αύξηση της απόδοσης του επεξεργαστή. Στο 3ο κεφάλαιο περιγράφεται διεξοδικά ο επεξεργαστής IVM και αναφέρονται με λεπτομέρεια όλα τα στάδια της διοχέτευσής του. Στο 4ο κεφάλαιο παρατίθεται η διαδικασία που πρέπει να ακολουθηθεί για την προσομοίωση της εκτέλεσης προγραμμάτων, υλοποιημένων στη γλώσσα προγραμματισμού C, στον IVM. Στο 5ο κεφάλαιο παρουσιάζεται η πειραματική αξιολόγηση του επεξεργαστή με τη βοήθεια προσομοιώσεων των εκτελέσεων κάποιων προγραμμάτων υλοποιημένων στη C και στη συμβολική γλώσσα του Alpha. Τέλος, ακολουθούν τα συμπεράσματα που εξήχθησαν από την παρούσα διατριβή και παρέχονται δύο παραρτήματα: Το παράρτημα Α περιέχει τα scripts που χρησιμοποιούνται κατά τη φάση παραγωγής του εκτελέσιμου προγράμματος και το Β περιέχει μία συνοπτική παρουσίαση της αρχιτεκτονικής συνόλου εντολών Alpha. | |
dc.language.iso | el | |
dc.rights | Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 4.0 Διεθνές | |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/deed.el | |
dc.subject | Μικροεπεξεργαστής | |
dc.subject | Αρχιτεκτονική ηλεκτρονικών υπολογιστών | |
dc.subject | Προγραμματισμός ηλεκτρονικών υπολογιστών | |
dc.title | Αρχιτεκτονικές υπερβαθμωτών μικροεπεξεργαστών με δυναμικη και εκτός σειράς εκτέλεση εντολών και αξιολόγηση της απόδοσής τους | |
dc.type | Master Thesis | |
europeana.isShownAt | https://dione.lib.unipi.gr/xmlui/handle/unipi/5028 | |
dc.identifier.call | 004 ΔΗΜ | |
dc.description.abstractEN | In the current thesis the architectures of superscalar processors are studied. Superscalar processors are capable of out-of-order instructions’ execution, resolving branches, as well as jumps and determining the correct instruction stream dynamically. The research was focused mainly on IVM processor model. It was designed in University of Illinois, at Urbana-Champaign and it is the only superscalar processor that is freely available to the scientific community. It consists of a 12-stage pipeline and contains all of those characteristics (branch predictor, memory dependence predictor, renaming techniques, prefetching techniques and so on) that classify it in the category of superscalar architectures. Furthermore, there has been an experimental evaluation of IVM by executing several programs, which were implemented in C programming language and in Alpha assembly language. The reader is thus able to comprehend the various aspects of the operation of a superscalar processor. The content of the master thesis is structured as follows: Initially, there is an introductory description of the study which took place during the elaboration of the specific dissertation. The 1st chapter contains a detailed presentation of the organization of superscalar processors and their typical characteristics. In the 2nd chapter the store sets mechanism is described for predicting memory dependences. The 3rd chapter includes a thorough analysis of IVM processor and its pipeline stages. The 4th chapter describes the steps which are necessary in order to simulate a program execution in IVM. The 5th chapter contains the experimental evaluation of the processor. Finally, the thesis ends with the conclusions that were extracted from this research and two appendices. In appendix A the scripts, which are used during the construction of the executable program, are available, and in appendix B Alpha Instruction Set Architecture is briefly described. | |