Επιτάχυνση αλγορίθμων FIR φίλτρων με χρήση υλικού σε ενσωματωμένο σύστημα σε προγραμματιζόμενη συσκευή
| dc.contributor.author | Μαλτέζος, Ιωάννης Κ. | |
| dc.date.accessioned | 2011-09-28T11:23:44Z | |
| dc.date.available | 2011-09-28T11:23:44Z | |
| dc.date.issued | 2011-09-28T11:23:44Z | |
| dc.identifier.uri | https://dione.lib.unipi.gr/xmlui/handle/unipi/4218 | |
| dc.description.abstract | Η παρούσα εργασία, έχει ως αντικείμενο την ανάπτυξη ενός συστήματος SoPC, με σκοπό την βελτίωση της απόδοσης, από πλευράς χρόνου, ενός ψηφιακού φίλτρου πεπερασμένης κρουστικής απόκρισης. Ένας επεξεργαστής ειδικού σκοπού σχεδιάζεται είτε για μία εφαρμογή είτε για σύνολο εφαρμογών με κοινά χαρακτηριστικά. Η επιτυχία στο σχεδιασμό του έγκειται στη βέλτιστη εκμετάλλευση των ιδιαίτερων χαρακτηριστικών των εφαρμογών ώστε να ικανοποιηθούν οι απαιτήσεις σε ταχύτητα, επιφάνεια, και κατανάλωση ισχύος. Το σύστημα στηρίζεται στο επεξεργαστή NIOS II της ALTERA και στους πυρήνες υλικού που μας παρέχονται από αυτήν. Κρίθηκε χρήσιμο να αναφερθούν οι θεμελιώδεις μαθηματικές αρχές της ψηφιακής επεξεργασίας σήματος. Για μια ρεαλιστική προσέγγιση, χρησιμοποιήθηκε το λειτουργικό σύστημα πραγματικού χρόνου FreeRTOS, πάνω στο οποίο τρέχουν όλες οι διεργασίες υλοποίησης των αλγορίθμων ψηφιακής επεξεργασίας σήματος, όσο και οι διεργασίες που χρησιμοποιούνται για την απεικόνιση των μετρήσεων σε οθόνη και τον έλεγχο ορθότητας λειτουργίας του συστήματος. Στο στάδιο υλοποίησης του υλικού του συστήματος παρουσιάζεται αναλυτικά η διαδικασία σχεδίασης του επιταχυντή και ο τρόπος εισαγωγής των ειδικών εντολών, καθώς και τα αποτελέσματα βελτίωσης που επιτυγχάνουμε από τις παραπάνω προσεγγίσεις. Στόχοι της εργασίας είναι: η σημαντική επιτάχυνση εκτέλεσης αλγορίθμου ψηφιακού φίλτρου πεπερασμένης κρουστικής απόκρισης, 40 περίπου φορές με χρήση επιταχυντή υλικού, και 100 φορές με χρήση ειδικής εντολής που ενσωματώνεται στο ρεπερτόριο εντολών του επεξεργαστή NIOS II, η διερεύνηση του τρόπου ανάπτυξης λογισμικού με χρήση λειτουργικού συστήματος πραγματικού χρόνου για τον επεξεργαστή ΝΙΟS II και η παρουσίαση μεθοδολογίας για την ανάπτυξη άλλων αντίστοιχων συστημάτων που απαιτούν επιτάχυνση του χρόνου εκτέλεσης. Προκειμένου την πρακτική εφαρμοστικότητα της μεθοδολογίας εισήχθησαν τόσο ηχητικά όσο και αριθμητικά δεδομένα. | |
| dc.language.iso | el | |
| dc.rights | Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 4.0 Διεθνές | |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/deed.el | |
| dc.subject | Systems on a chip -- Design and construction | |
| dc.subject | Field programmable gate arrays -- Design and construction | |
| dc.subject | Σχεδιασμός συστημάτων | |
| dc.title | Επιτάχυνση αλγορίθμων FIR φίλτρων με χρήση υλικού σε ενσωματωμένο σύστημα σε προγραμματιζόμενη συσκευή | |
| dc.type | Master Thesis | |
| europeana.isShownAt | https://dione.lib.unipi.gr/xmlui/handle/unipi/4218 | |
| europeana.type | IMAGE | |
| dc.identifier.call | 621.39'5 ΜΑΛ | |
| dc.description.abstractEN | This postgraduate thesis, has as target the design of a SoPC system, aiming at the optimized output, from side of time, of a digital finite impulse response filter. A special purpose processor is designed for an application or for group of applications with common characteristics. The success of the design lies to the most optimal exploitation of particular characteristics of applications, so the requirements in speed, surface, and consumption of power are satisfied. The system is based on the processor NIOS II of ALTERA and on hardware cores that are provided. Before the stage of system realization, it was useful to report the fundamental mathematics of digital signal processing. For a realistic approach in the design methodology for the software system, was used the Real Time Operating System FreeRTOS, on what runs all realization processes for digital signal processing algorithms, as much as the processes that are used to display the measurements on screen and the operational validation of the system. In the stage of hardware realization, are presented analytically the design process of the accelerator and the way to import the special instruction, as well as the results of optimization that we achieve from the above approaches. The postgraduate thesis objectives which were achieved are: the important acceleration for implementing a digital finite impulse response filter algorithm, about 40 times with use of hardware accelerator, and 100 times with use of special instruction that is incorporated in the instruction set of processor NIOS II, the investigation of a way to design software with use of Real Time Operational System for processor NIOS II and the presentation of a methodology for design other corresponding systems that requires acceleration of execution time. In order of the methodology practical appliance,were imported, sound, and numerical data. |
Αρχεία σε αυτό το τεκμήριο
Αυτό το τεκμήριο εμφανίζεται στις ακόλουθες συλλογές
-
Τμήμα Πληροφορικής
Department of Informatics
Εκτός από όπου διευκρινίζεται διαφορετικά, το τεκμήριο διανέμεται με την ακόλουθη άδεια:
Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 4.0 Διεθνές
Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 4.0 Διεθνές