| dc.contributor.advisor | Psarakis, Michael | |
| dc.contributor.advisor | Ψαράκης, Μιχαήλ | |
| dc.contributor.author | Alampasis, Nikolaos | |
| dc.contributor.author | Αλαμπάσης, Νικόλαος | |
| dc.date.accessioned | 2026-02-17T11:50:29Z | |
| dc.date.available | 2026-02-17T11:50:29Z | |
| dc.date.issued | 2025-12 | |
| dc.identifier.uri | https://dione.lib.unipi.gr/xmlui/handle/unipi/18895 | |
| dc.description.abstract | Η παρούσα διατριβή διερευνά πειραματικά τη συμπεριφορά και τους μηχανισμούς χειρισμού σφαλμάτων στο AMD Zynq UltraScale+ MPSoC, με χρήση της πλατφόρμας Ultra96-V2. Η μελέτη εστιάζει σε συμβάντα soft errors και σε αρχιτεκτονικά χαρακτηριστικά που ενισχύουν την αξιοπιστία σε embedded συστήματα ασφάλειας, με ιδιαίτερη έμφαση στη μονάδα Arm Cortex-R5 (RPU) σε λειτουργία lockstep, στην προστασία μνήμης OCM μέσω ECC και στον ρόλο της Platform Management Unit (PMU).
Ακολουθείται πειραματική μεθοδολογία εισαγωγής ελεγχόμενων σφαλμάτων και ανάλυσης της διάδοσής τους μέσω καταγραφών firmware και σηματοδότησης PMU-RPU. Αναπτύχθηκε εφαρμογή FreeRTOS για ντετερμινιστική εκτέλεση και μηχανισμό heartbeat, ενώ το PMU firmware επεκτάθηκε ώστε να ανιχνεύει συμβάντα ECC και να ειδοποιεί την RPU μέσω IPIs, επιτρέποντας άκρο-σε-άκρο επικύρωση του μηχανισμού ειδοποίησης.
Εξετάζονται τρεις περιπτώσεις: διορθώσιμο ECC σφάλμα με διαφανή αντιμετώπιση, μη διορθώσιμο ECC σφάλμα με κλιμακωμένη αναφορά και ασυμφωνία lockstep που οδηγεί σε fail-safe επαναφορά της RPU. Τα αποτελέσματα αναδεικνύουν τη διάκριση μεταξύ ανακτήσιμων σφαλμάτων μνήμης και μη ανακτήσιμων ασυμφωνιών lockstep. Ως μελλοντική εργασία προτείνεται η επέκταση της μεθοδολογίας και η ενίσχυση των μηχανισμών ανάκτησης. | el |
| dc.format.extent | 102 | el |
| dc.language.iso | en | el |
| dc.publisher | Πανεπιστήμιο Πειραιώς | el |
| dc.title | Fault injection and Lockstep evaluation on Zynq Ultrascale+ MPSoC | el |
| dc.title.alternative | Τεχνητή εισαγωγή σφαλμάτων και αξιολόγηση λειτουργίας Lockstep στο Zynq UltraScale+ MPSoC | el |
| dc.type | Master Thesis | el |
| dc.contributor.department | Σχολή Τεχνολογιών Πληροφορικής και Επικοινωνιών. Τμήμα Πληροφορικής | el |
| dc.description.abstractEN | This dissertation presents an experimental study of fault behavior and fault-handling mechanisms in the AMD Zynq UltraScale+ MPSoC using the Ultra96-V2 platform. The focus is on soft-error-related events and architectural mechanisms that enhance dependability in safety-oriented embedded systems, with emphasis on the dual-core Arm Cortex-R5 RPU operating in lockstep mode, ECC protection of on-chip memory (OCM), and coordination by the Platform Management Unit (PMU).
A hands-on methodology is followed, where controlled faults are injected and their effects are analyzed through firmware logs, runtime behavior, and PMU-to-RPU signaling. A FreeRTOS-based RPU application was developed to provide deterministic execution and liveness monitoring, while PMU firmware was extended to detect ECC events and notify the RPU via Inter-Processor Interrupts (IPIs), enabling end-to-end validation of fault reporting and acknowledgement.
Three test cases are examined: correctable ECC faults handled transparently, uncorrectable ECC faults leading to escalated reporting, and lockstep mismatches triggering fail-safe recovery through RPU reset. The results highlight the distinction between recoverable memory faults and unrecoverable processor-level lockstep mismatches. Future work includes extending fault injection to additional memory regions and enhancing software recovery mechanisms. | el |
| dc.contributor.master | Κυβερνοασφάλεια και Επιστήμη Δεδομένων | el |
| dc.subject.keyword | FaultiInjection | el |
| dc.subject.keyword | Lockstep | el |
| dc.subject.keyword | Cortex-R5 | el |
| dc.subject.keyword | MPSoC reliability | el |
| dc.subject.keyword | PMU–RPU signaling | el |
| dc.subject.keyword | Soft error mitigation | el |
| dc.subject.keyword | ECC protection | el |
| dc.date.defense | 2025-12 | |
